摘要

半導體產業熱門趨勢 – 高速運算(HPC)市場在全球加速成長，進一步推動廣泛應用如5G、雲端資料中心、人工智慧、行動運算、自駕車的發展。隨著先進製程持續開發，對於設計產品要求高運算、低延遲、低耗能等市場需求驅動下，進而推動著高速存取介面應用、規範，以及先進製程的演變。生產成本提高與高速介面頻寬速度增加，大幅增加了高速介面矽智財與SoC整合風險與難度。在晶片廠投入專業分工人力和EDA工具成本大幅提升，使先進製程高速介面IP整合硬核實做需求日益增加。

多樣性高速介面應用規格與先進製程

隨著電子裝置處理器晶片運算效能提高，進一步帶動高速傳輸資料的需求。而高速存取、視覺監控介面有多樣的應用規格，如SATA、USB、PCIe、MIPI等，如同各項交通運輸方式，晶片設計廠商往往會根據自身產品的應用，鎖定幾種類型的傳輸技術規格。因此，唯有持續精進，才能於每一代技術規格出現轉換時，領先搶下市場商機。 

現今龐大即時的高速運算下，對於低延遲、低功耗的極致追求，推進先進製程如FinFET等晶片製造，而在晶片實作先進製程過程中，除了專業人才培養，購買不同EDA 工具、封裝與測試等皆是必須的投資，這將導致整體生產成本大幅度提升，增加晶片廠商進入高速運算市場的困難度和風險。

在晶片設計流程中，從本身產品的規格，到各個IP設計驗證，乃至整體晶片的整合實做都須遵守著市場的關鍵準則- Time to Market。面對龐大的時程壓力，加上對於高速介面專業領域的不熟悉，因此，如何在短時間內了解不同規格的高速傳輸存取介面，以及逐步完成由IP level、Sub-system level到Whole chip level的驗證，並在競爭激烈的市場中勝出，無疑考驗著每位工程師以及公司是否可承擔風險。

高度整合專業分工

在SoC晶片中許多的高速傳輸存取介面中都會包括了實體層(PHY)以及控制處理器(Controller)。不同的高速介面規格都代表著不同的專業領域，對於高速傳輸介面專業領域不熟悉的情況之下，短時間完成快速且完整的驗證，整合與實做皆會面臨高度的風險。

M31在40奈米、28奈米、22奈米與FinFET製程上皆已完成 PCIe、 MIPI、 USB等高速介面IP的設計開發及驗證，並搭配不同介面的控制處理器與次系統(Sub-system)的驗證方法(圖1)來實現高速介面整合一站式服務(圖2)。此服務協助客戶能透過AMBA架構將次系統快速、簡單的整合進入SoC，並降低風險，使客戶可專注於晶片設計差異化與系統層次的整合，讓客戶的IC產品在效能和成本表現上更具市場競爭優勢。

圖 1. Sub-system level verification

圖2. IP Integration Service

對於SoC設計者來說，IP視為一個黑盒子(Block box)，要達到花費最少人力成本，並同時達到最佳效果，必須要能提供相關的設計套件組合，將該標準的系統介面完成整合。

M31提供完整設計套件組合，包含實體層模擬模塊(Behavior model)、控制器本體、整合IP模擬環境、實作合成約束文件(Constraint file)及EDA 軟體簽核資料交付標準(Sign-off、Data-in)的品質分析報告，進一步替客戶把關，幫助客戶減少與原本SoC產生不相容的問題。

表1. M31 設計套件組合

M31高速存取介面矽智財整合一站式服務

隨著製程快速的演進，從傳統的IDM公司主導晶片開發，至SoC多樣化應用領域再到專業的矽智財分工，無不考驗著晶片設計的流程和風險管控，M31除持續開發先進製程最新世代的IP產品，更進一步為客戶提供整合硬核實做服務，讓設計業者在高速運算暨存取介面講求效能與功耗兼具的應用市場中，降低風險並達到最大的效益，搶得市場利基。